PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-103154

(43)Date of publication of application: 06.04.1992

(51)Int.Cl.

H01L 23/50

(21)Application number: 02-221811

(71)Applicant : FUJITSU LTD

SHINKO ELECTRIC IND CO LTD

(22)Date of filing:

23.08.1990

(72)Inventor: YOSHIMOTO MASANORI


MASAKI KEIICHI

(54) SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, AND MOUNTING METHOD THEREOF

(57)Abstract:

PURPOSE: To enable a semiconductor device to be improved in solderability and mounting properties by a method wherein a narrow part is provided to a part of a lead where leads are cut off.

CONSTITUTION: A narrow part 8 is provided to the tip of a lead 6, and the narrow parts 8 constitutes a surface treated layer 12. The top end face of the leads 6 vertical to the longitudinal direction of the leads 6 enable the lower face of the surface treated layer 12 to be exposed. Furthermore, the narrow part 8 is provided to a part of a lead frame 4 where the lead 6 is cut off. In succession, the surface treated layer 12 is provided to the lead 6 of the lead frame 4, and the lead 6 is cut off at the narrow part 8. Furthermore, the narrow part 8 is provided to a part of the lead frame 4 where the lead 6 is cut off, the surface treated layer 12 is formed on the lead frame 4. The lead 6 is cut off at the narrow part 8. By this setup, When a semiconductor device 9 provided with leads 6 is mounted on a prescribed board by



soldering, the surface treated layer 12 is brought into contact with solder, so that the semiconductor device can be improved in solderability.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-103154

⑤Int.Cl.⁵

識別記号

庁内整理番号

③公開 平成4年(1992)4月6日

H 01 L 23/50

D N

9054-4M 9054-4M

審査請求 未請求 請求項の数 3 (全5頁)

会発明の名称

半導体装置及びその製造方法及びその実装方法

20特 願 平2-221811

22出 願 平2(1990)8月23日

@発 明 者 本 Œ 則

神奈川県川崎市中原区上小田中1015番地。富士通株式会社

個発 明 者 政木

長野県長野市大字栗田字舎利田711番地 新光電気工業株

式会社内

勿出 願 入

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑪出 願 人 新光電気工業株式会社 長野県長野市大字栗田字舎利田711番地

四代 理 人 弁理士 伊東 忠彦 外2名

1. 発明の名称

半導体装置及びその製造方法及びその実装方 冼

2. 特許請求の範囲

(1) 表面に表面処理層(12)を形成したリー ド(6)を有する半導体装置において、

該リード(6)の先端には幅狭部(8)が設け られ、該幅狭部(8)は該表面処理層(12)が 形成され、

該リード(6)の長手方向と直交するリード先 端面は、該表面処理層(12)の下の面が露出し ていることを特徴とする半導体装置。

(2) リードフレーム (4) のリード切断位置に 幅狭部(8)を形成する工程と、

該リードフレーム (4)の少なくともリード部 (6)に表面処理層(12)を形成する工程と、 該幅狭部(8)でリード切断を行う工程とを有 することを特徴とする半導体装置の製造方法。

(3) リードフレーム (4) のリード切断位置に 幅狭部(8)を形成する工程と、

該リードフレーム (4) に表面処理層 (12) を形成する工程と、

該幅狭部(8)でリード切断を行う工程とを有

該リード(6)を有する半導体装置(9)を所 定の基板に半田付けにより実装する際、該表面処 理層(12)と半田とが接することにより、半田 付け性を向上させるようにしたことを特徴とする 半導体装置の実装方法。

3. 発明の詳細な説明

〔概要〕

半田メッキ処理後にリード切断を行うリードフ レームの製造方法に関し、

半田付け性及び実装性の向上を図ることを目的 とし、

特開平4-103154(2)

表面に表面処理層を形成したリードを有する半導体装置において、該リードの先端には幅狭部が設けられ、該幅狭部は該表面処理層が形成され、 該リードの長手方向と直交するリード先端面は、 該表面処理層の下の面が露出した構成とする。

〔産業上の利用分野〕

本発明はリードフレームの製造方法に係り、特 に半田メッキ処理後にリード切断を行うリードフ レームの製造方法に関する。

近年、半導体装置は多ピン化、微細化の傾向に あり、より高度な実装技術が要求されている。

このため各種の実装機器が提供されているが、 実装機器の改良だけでは高密度実装に対応出来な くなってきている。

そこで、リード構造の面から半導体装置の実装 性を向上させることが望まれている。

〔従来の技術〕

第7図は、従来におけるリードフレームの製造

された後に行われるため、リード切断面は半田 メッキがされていない状態となる。また、、の切断面積はリードの断面積と等しくなりい 面積となる。一方、一般にリードフレームは「Fe-Ni等の半田濡れ性の不良な材質により構成されている。よって、従来のリードフレームの製造用では、リード先端部(リード切断部)に半田濡れ性の不良な部分が広く残存した構成となるたまでは、リード先端部(リード切断部)に半田濡れた日はな部分が広くなり、これに伴い半導体装置の実装性が低下してしまうという課題があった。

本発明は上記の点に鑑みてなされたものであり、 半田付け性及び実装性の向上を図りうる半導体装 置及びその製造方法及びその実装方法を提供する ことを目的とする。

(課題を解決するための手段)

上記課題を解決するために、本発明方法では、 表面に表面処理暦 1 2 を形成したリード 6 を有 する半導体装置において、

上記リード6の先端には幅狭部8が設けられ、

方法にて製造されたリードフレームを用いた半導体装置1の一例を示している。同図において、2 は半導体装置本体、3は複数のリードを示している。

(発明が解決しようとする課題)

上記のように、リード切断は半田メッキが実施

この幅狭部8は上記表面処理層12が形成され、

上記リード6の長手方向と直交するリード先端面は、表面処理層 1 2 の下の面が露出した構成としたことを特徴とするものである。

更に、リードフレーム 4 のリード切断位置に幅 狭部 8 を形成する工程と、

リードフレーム 4 の少なくともリード部 6 に表面処理層 1 2 を形成する工程と、

上記幅狭部 8 でリード切断を行う工程とを有することを特徴とするものである。

更に、リードフレーム 4 のリード切断位置に幅 狭部 8 を形成する工程と、

このリードフレーム 4 に表面処理層 1 2 を形成する工程と、

上記幅狭部 8 でリード切断を行う工程とを有し、 リード 6 を有する半導体装置 9 を所定の基板に 半田付けにより実装する際、上記表面処理層 1 2 と半田とが接することにより、半田付け性を向上 させるようにしたことを特徴とするものである。

〔作用〕

上記様成の各発明によればリード切断位置に幅 狭部が形成されるため、リード切断後における切 断面積がリードの断面積に対して小さくなる。即 ち、半田濡れ性の不良な部分の面積を小さくする ことができるため、半田付け性の向上を図ること ができ、これに伴い半導体装置の実装性も向上さ せることができる。

(実施例)

次に本発明方法の一実施例について説明する。 第1図は本発明方法により製造されるリードフレーム 4 を示している。同図に示すリードフレーム 4 は、例えば厚さ 0.2mmの Pe-Ni板をプレス加工により打ち抜いたものであり、外枠 7 内にガイド用孔 5 , 複数のリード部 6 . 図示しないダイボンディング等が形成されている。

また復数のリード部 6 には夫々、本発明の特徴 となる幅狭部 8 が形成されている。この幅狭部 8 は、上記プレス加工時に使用される金型を若干変

この処理により、半導体装置本体 9 の 4 側面から延出したリード部 6 及び枠体 7 表面には半田よりなる表面処理層 1 2 が形成される。この際、半田はリード部 6 の全周にわたり被覆され、よって幅狭部 8 の半円状に切り欠かれた部分の内側まで半田メッキがされる。

この半田メッキ処理が終了すると、続いてリード切断処理が実施され、外枠 7 が切り離される。

更するだけで形成することができる。よって、幅 挟部 8 の形成は容易であり、他の構成部分の形成 と同時に行うことができる。

この幅狭部 8 を第 2 図に拡大して示す。同図に示すように、幅狭部 8 はその両側より半円状に切欠凹部を形成した構造となっている。また幅狭部 8 の形成位置は、後に行われるリード切断工程において、リード切断が行われる位置に選定されている。

上記リードフレーム 4 には、周知の方法で半導体チップがダイボンディング状に配設され、各リード部の内側掲部と半導体チップ間でワイヤボンディングが行われた後、エポキシ樹脂等を用いてトランスファモールドを行い半導体チップを樹脂針止する(このトランスファモールドを行なった部分を半導体装置本体という)。

上記トランスファモールドの実施後のリードフレーム4を第3図に示す。同図に示すように、トランスファモールドの実施後の状態では、半導体装置本体9の四側面から各リード部6が外方に向

この際、前記のようにリード切断位置は幅狭部 8 の形成位置と等しいため、この幅狭部 8 の形成位置でリード切断処理が実施される(外枠 7 が取り去られたリード部を単にリード 6 という)。尚、このリード切断処理時に隣接する各リード 6 のピッチを保持していた連結部 1 0 も除去される。

続いて、このリード 6 に対し折り曲げ処理が行われ、半導体装置が形成される。

ここで、上記のように形成された半導体装置 1 1 の一部分を第 4 図に拡大して示し、更にリード 6 の先端部近傍を第 5 図に拡大して示す。

各図に示されるように、輻狭部 8 でリード切断が行われることにより、切断面積はリード 6 の断面積に比べて小さい面積となっており、相対的に表面処理層 1 2 が形成されている面積が広くなっており、逆に半田濡れ性の良好な半田メッキ部分の面積が広くなっており、逆に半田濡れ性のスタット 6 の材料 (Pe-Ni)が貫出した面積がなくなる。また、回路基板(図示せず)に半導体装置 1 1 を実装するために半田付け処理が実施され

特開平4-103154 (4)

るのはリード6の先端部分である。これにより、 リード6と回路基板との半田付けにきさき板との半田付けド6と同路を板との半田付けド6と同路を との半田付けを表示できる。、特にリード6と同路を をひ半田付けをできるのでは、 はであり、当ないでも表示とはできる。また、上記構成とするとにでいている。 というでは、また、かいは、場合にも半田付けというできる。 ができ、よってきる。 させることができる。

尚、幅狭部の形状は第2図で示した形状に限られるものではなく、例えば第6図に夫々示す形状としてもよい。第6図(A)に示す形状であり、第6図(B)に示す形状はリード6の両側より湾曲状はリード6のの両側にないである。この効果を奏することができる。このでは、本願の効果を奏することで、

切欠の形成に限らず、プレス加工によりリードを 塑性変形させることにより幅狭部を形成してもよ

(発明の効果)

上述のように、本発明のよれば、リード切断位置に幅狭部が形成されるため、リード切断後における切断面積がリードの断面積に対して小さくなり、よって半田濡れ性の不良な部分の面積を小さくすることができるため、半田付け性の向上を図ることができ、これに伴い半導体装置の実装性も向上させることができる等の特長を有する。

4. 図面の簡単な説明

第1図は本発明方法の一実施例により製造され るリードフレームを示す図、

第2図は幅狭部を拡大して示す図、

第3図は半導体装置本体が形成されたリードフ レームを示す図、

第4図は製造された半導体装置の一部を拡大し

て示す図、

第5図は第4図のリード先端部を拡大して示す 図

第6図は輻狭部の変形例を示す図、

第7図及び第8図は従来のリードフレームの製 造方法の一例を説明するための図である。

図において、

4 はリードフレーム、

6はリード(リード部)、


8 は輻狹部、

9 は半導体装置本体、


11は半導体装置、

12は表面処理層

を示す。




本発明が注の一実施例により製造されるリードフレームを示す図




第 2 図

特開平4-103154 (5)




半等体接置本体が形成されたリードフレームを示す図

第 3 図




本発明の一実施である!)-ドフレームの 製造方法により製造された9-ドシネす図

第 4 図




第4回に示すり-F近傍を 拡大して示す回

第 5 図




格決部の変形例を示す図 第 6 図



従来のリードフレームの製造か法により 製造されたリードを示す図

第7図



第2図に示すリード近傍を 松大して示す図

第 8 図